- IP-Qualifikation für effizientes Systemdesign

IPQ
IP-Qualifikation für effizientes Systemdesign

gefördert vom BMBF im Förderkomplex  Ekompass

Dieses Projekt wurde auch von MEDEA+ unter der Bezeichnung A511 gefördert.

Projektkoordination: AMD Saxony LLC & Co. KG

Betreuer: M. Visarius, W. Hardt

Laufzeit: 01.12.2000 - 30.11.2003

Beschreibung

Das rasante Innovationstempo in der Fertigungstechnologie mikroelektronischer Schaltungen erlaubt es, immer komplexere Systeme auf einem einzigen Mikrochip zu integrieren. Um dieses Potential zu nutzen, muss die Designfähigkeit solcher Systeme gesichert werden. Entsprechend müssen hochproduktive Entwurfsmethoden verfügbar sein, die die steigende Komplexität beherrschen. In der Praxis entwickelt sich aber die Produktivität der Entwurfsmethoden zu langsam. Dies hat zur Folge, dass in naher Zukunft sogenannte Systems-on-Chip nur mit so großem Personal- und Zeitaufwand entwickelt werden können, dass sie nicht mehr marktfähig sind. Darüber hinaus besteht die Gefahr, dass sich verstärkt Fehler einschleichen, denen wiederum mit erhöhtem Verifikationsaufwand begegnet werden muss.

Eine naheliegende Lösung ist es daher, bei der Entwicklung neuer Systeme verstärkt auf bereits vorhandene und verifizierte Bausteine, sogenannte Intellectual Property (IP) Module, zurückzugreifen. Dies gilt insbesondere für Standardfunktionen, die in verschiedenen Produkten eingesetzt werden können. Da solche Funktionen i.allg. kein Unterscheidungsmerkmal gegenüber ähnlichen Produkten anderer Hersteller sind, ist ein Austausch von IPs prinzipiell auch über Unternehmensgrenzen hinweg möglich. Ein IP-Anbieter kann dasselbe IP-Modul an mehrere Kunden verkaufen, und ein IP-Käufer kann mehrere Anbieter für eine Funktion haben.

Aber auch komplexere Systemmodule mit hochspezialisierter Funktionalität und entsprechend weniger Applikationsfeldern werden künftig vorrangig als IPs entwickelt und vermarktet werden müssen, um den erheblichen Entwicklungsaufwand wirtschaftlicher zu gestalten.

In der Praxis scheitert der Austausch von IPs aber häufig an technischen Problemen:

  • Fehlen von wiederverwendungs-orientierten Spezifikationsmethoden, die von Anfang an eine Einbindung von IP-Modulen (bzw. deren Spezifikation) ermöglichen.
  • Inkompatibilität der von IP-Anbieter und IP-Käufer verwendeten Methoden.
  • Zeitaufwendige und unvollständige Informationsbeschaffung über auf dem Markt erhältliche IP-Module.
  • Schwierigkeiten bei der Bewertung, ob ein IP-Modul die sich aus dem Gesamtsystem und dessen Entwurfsmethodik ergebenden Anforderungen erfüllt.
  • Hoher Aufwand für die Anpassung eines IP-Moduls, wenn es den Anforderungen nur fast, aber nicht exakt genügt.

Diesen Problemen kann nur durch koordiniertes Handeln von IP-Herstellern und IP-Kunden (System-Herstellern) und mit Unterstützung der Wissenschaft begegnet werden. Die Projektpartner haben sich daher das gemeinsame Ziel gesetzt, den Prozess des Findens und Einbindens von IPs (IP-Qualifikation) durch folgende Maßnahmen zu verbessern:

  • Entwicklung und Standardisierung von Spezifikationsmethoden, die eine möglichst breite Wiederverwendung ermöglichen.
  • Automatisierung der Suche nach IP-Modulen, die eine gewünschte Funktionalität aufweisen könnten; dadurch auch Schaffung höherer Markttransparenz.
  • Definition und Bereitstellung der Informationen, die zum exakten Abgleich eines gefundenen IP-Moduls mit den Anforderungen erforderlich sind.
  • Schaffung effizienterer Verfahren zur Ergänzung, Änderung und Parametrisierung der IP-Funktionalität, um ggf. eine Anpassung zu ermöglichen.

Die damit mögliche verstärkte Wiederverwendung im System-on-Chip-Entwurf wird es den Systemherstellern erlauben, sich auf die Produktinnovation zu konzentrieren. Darüber hinaus ist zu erwarten, dass der sich zur Zeit entwickelnde IP-Markt einen qualitativen wie quantitativen Schub erfahren wird. Mit Verfahren zur IP-Qualifikation und aktiver Mitwirkung am Standardisierungsprozess zielt das Projekt IPQ auf die Designfähigkeit komplexer mikroelektronischer Systeme in einem wiederverwendungsgerechten Entwurfsablauf und stellt sich damit den Herausforderungen an künftige EDA-Methoden.

weitere Informationen